8月27-28日，2020集微半导体峰在厦门海沧召开。本届峰会以“探寻·迭变时代新逻辑”为主题，旨在外部世界风云突变的市场环境下，探寻市场新的商业逻辑。

峰会期间，28日下午举办“国产突破与协作”为主题的EAD专场论坛。会上，新思科技中国区副总经理谢仲辉发表主题为《EDA开启IC设计双驱动模式》的演讲。 

新思科技中国区副总经理谢仲辉

谢仲辉表示，在后摩尔定律的时代，芯片设计面临若干的挑战，其一是先进工艺投入带来的技术好处不像之前那样直接与线性；此外，在流片费用、芯片设计复杂度以及开发周期等挑战也大幅提高。

那么如何解决赋能后摩尔时代集成电路设计的需要呢？谢仲辉提出两大关键引擎，一是在系统到RTL方面，需要从软件、算法、架构、软硬件系统协同等方面进行设计优化；二是在RTL-Silicon方面，需要从设计、实现、工艺和封装重新思考，需要新的设计方法学和技术驱动来满足项目的技术与市场预期。

“传统硬件设计和软件设计相对独立的设计与验证方法学给项目成功带来了比较多的不确定性和风险”。为此，谢仲辉表示新思科技提出了Triple Shift Left理念，降低项目的风险。除了从系统到RTL和RTL-Silicon之外，谢仲辉指出，IC设计的复杂性推动了成本和进度的不可持续增长，IC设计流程中软硬件设计及验证耗费巨大的时间和成本。

为帮助客户降低项目风险，提高产品竞争力，加速产品进入市场，新思科技推出了新一代ZeBu Server 4硬件仿真系统。ZeBu Server 4出色的硬件仿真性能，较竞争对手快2-3倍，可扩展至超过190亿个逻辑门的设计。

谢仲辉还介绍了Fusion Compiler，作为业界的RTL-to-GDSII产品，其采用统一、可扩展的数据模型，搭载同类优化引擎，以及基于业界golden signoff工具的分析能力。Fusion Compiler是基于RTL-to-GDSII的单座舱（single-cockpit）解决方案，能够为设计工程师提供的效率和灵活性。

此外，谢仲辉介绍了新思科技的3DIC Compiler平台。随着2.5D和3D IC的出现，IC封装要求越来越类似于IC设计要求，例如类似SoC的规模，具有许多的裸片间互连。传统的IC封装工具通常与现有的IC设计工具有着很松散的集成。然而，它们的数据模型在可扩展性方面收到了根本性限制，并开始背离3DIC架构更复杂的设计要求。

3DIC Compiler建立在一个IC设计数据模型的基础上，通过更加现代化的3DIC结构，实现了容量和性能的可扩展性。该平台提供了一个集规划、架构探究、设计、实现、分析和signoff于一体的环境。此外，3DIC Compiler为所有视图（架构、规划、设计、实现、分析和signoff）提供独特且用户友好的可视化功能（如360°三维视图、交叉探测等），在IC封装可用性方面树立了新的标准。

，谢仲辉表示，新思在数字设计流程有比较的地位，但新思进步的脚步并不止于此，以“双引擎”模式赋能芯片设计，我们一直在思考如何进一步解决客户的流程问题。为此，新思自多年前就开始把AI技术融入产品创新，把EDA的抽象层次进一步提高，推动EDA技术从自动化向智能化方向发展。